



Conventions d'appels et interruptions

...faire cohabiter du C et de l'assembleur

Tarik Graba
tarik.graba@telecom-paris.fr
Année scolaire 2023/2024



Les sous-routines

Les conventions d'appels

- La pile

- Les registres

- Arguments et la valeur de retour

- Types et alignements

Les exceptions

- Les exceptions pour les processeurs ARM

- Les exceptions pour les Cortex M

Flot d'exécution linéaire

- Un processeur exécute les instructions les unes après les autres de façon linéaire.
 - Le **PC** est incrémenté (+4 ou +2 en mode *Thumb*)
- On peut faire des branchements pour aller vers une instruction précise.
 - sur ARM on a l'instruction **b** (branch)
- Ces instructions de branchement permettent d'implémenter des tests, boucles....
 - Voir le cours sur la cross-compilation et la génération de code

Les routines/sous-routines

Une **routine** est un fragment de code réutilisable:

- on donne le contrôle à la routine à partir du programme principal,
 - le programme appelant sait comment appeler cette routine
- la routine s'exécute,
 - le programme appelant ne sait pas ce qu'elle fait vraiment
 - cette **routine** peut, elle-même, appeler d'autres **sous-routines**.
- à la fin on revient au programme appelant (juste après l'appel) qui poursuit son exécution.
 - on retrouve le contexte d'origine
 - le programme appelant est en «*attente*» de la fin de la sous-routine
 - on retrouve éventuellement un résultat

Les routines/sous-routines

Une **routine** peut être une:

- **fonction** si elle retourne un résultat
- **une procédure** si elle ne retourne pas de résultat

En langage C le terme fonction est utilisé dans les deux cas.

Les routines/sous-routines

Pour se simplifier la vie:

- **L'appelant (Caller):**


- la partie du programme où on appelle la sous-routine

- **L'appelée (Callee):**

- la sous-routine qui est appelée

Dans le cas d'appels imbriqués, le rôle peut changer.


Les routines/sous-routines



- On appelle la sous-routine en gardant l'adresse de retour
 - L'instruction **BL** (*Branch and Link*) sauvegarde l'adresse de retour dans le registre **lr**
- Au retour, on revient à l'adresse qui suit l'appel à la sous-routine
 - Il faut remettre **lr** dans **pc**
 - → **BX lr** (ou **MOV pc, lr**)

Si la sous-routine est éloignée ou que son adresse n'est pas connue à la compilation (pointeur de fonction) il faut utiliser d'autres instructions à la place de BL.


Les routines/sous-routines



Questions

- Où stocker les variables locales?
 - Utiliser des registres? Lesquels?
 - Les stocker en mémoire? où?
 - Différencier celles de l'appelant de celles de l'appelé.
- Comment transmettre des arguments et récupérer la valeur de retour?
 - Utiliser des registres? Lesquels?
 - Les stocker en mémoire? où?
- Tout n'est pas connu/simple à la compilation:
 - compilation séparée, des appels imbriqués,
 - des appels récursifs, des fonctions réentrantes

Les routines/sous-routines



Il nous faut

■ Des conventions:

- où stocker les choses,
- comment utiliser la mémoire,
- quels registres utiliser,
- qui en est responsable de
 - l'allocation/la libération,
- comment transmettre les arguments, les valeurs de retour...

Les sous-routines

Les conventions d'appels

- La pile

- Les registres

- Arguments et la valeur de retour

- Types et alignements

Les exceptions

- Les exceptions pour les processeurs ARM

- Les exceptions pour les Cortex M

Pourquoi une convention?

Permettre l'interopérabilité de sous-routines:

- compilées séparément,
- générées à partir de langages différents (C et assembleur par exemple),
- des compilateurs différents, ou des versions différentes du même compilateur.

En définissant:

- comment l'appelant doit configurer l'environnement de l'appelé,
- et ce qu'a le droit de faire l'appelé et comment il doit restaurer l'environnement avant de rendre la main.
- ...

Pourquoi une convention?

Pour les processeurs ARM

Des conventions définies dans plusieurs documents

Sur [le site d'ARM] ou sur [GitHub]

AAPCS : Procedure Call Standard for the Arm Architecture

- définit les conventions bas niveaux

ABI : Application Binary Interface

- des extensions de compatibilité liées aux exécutables et binaires
- les formats et organisation des binaires (elf par exemple),
- les bibliothèques, certains langages (C++ par exemple), les OS (Linux par exemple)

EABI : ABI ARM pour les applications embarquées

- utilisée dans le contexte de systèmes embarqué sans système d'exploitation (baremetal) ou avec des OS temps réel.

Les sous-routines

Les conventions d'appels

- La pile

- Les registres

- Arguments et la valeur de retour

- Types et alignements

Les exceptions

- Les exceptions pour les processeurs ARM

- Les exceptions pour les Cortex M

La pile

La pile est un espace mémoire dynamique qui permet de stocker l'environnement d'une sous-routine:

- ses variables locales/automatiques
- certains arguments
- sauvegardes de contexte lors d'un appel

Sur les processeurs ARM, elle est gérée de façon logicielle. Des instructions doivent être ajoutées pour empiler (sauvegarder en mémoire) ou dépiler (restaurer) des éléments dans la pile.

La pile

Principe

Résout simplement la gestion du contexte local. Un exemple:

- une fonction **f** avec ses variables locales
- elle appelle la fonction **g** qui a aussi des variables locales
- **g** appelle une sous-fonction **h**

```
void f(){
    int vf0, vf1, vf2;
    ....
    g();
    ...
}

void g(){
    int vg0, vg1, vg2, vg3;
    ....
    h();
    ...
}

void h(){
    int vh0, vh1;
    ....
}
```


La pile


Principe

À l'appel de la fonction **g**:

- on fait avancer le pointeur de pile suffisamment pour réserver de l'espace pour les variables de **g**
 - on connaît le nombre de variables locales
- les variables locales sont référencées par rapport au même pointeur **sp**

Dans **f** on ne connaît pas l'espace nécessaire pour les variables locales de **g**.


Le code qui **crée** la pile de **g** doit être ajouté avant le début **g**. Il est appelé **prologue**.



La pile

Principe

À l'appel de la fonction **h** on refait la même chose.




La pile

Principe

À la fin de l'exécution de **h**:

- on restaure la valeur de **sp** en le faisant reculer du bon nombre de cases
- on rend la main à **g**

Le code qui restaure le contexte de l'appelant est appelé **épilogue**. Il fait forcément partie de **h** car comme le prologue il doit savoir combien d'éléments sont empilés.




La pile

Principe

À la fin de l'exécution de **g** on refait la même chose.

Pour ne pas dégrader les performances, les données empilées ne sont pas effacées. On n'a juste plus de référence pour y accéder.




La convention de pile sur ARM

Full Descending stack

La convention impose que:

- le registre **r13(sp)** est le pointeur de pile (stack pointer)
- le pointeur de pile contient l'adresse de la dernière donnée empilée (case pleine)
- avant chaque empilement le pointeur de pile doit être décrémenté (la pile descend)



La convention de pile sur ARM

D'autres contraintes

- La valeur registre **r13(sp)** doit être multiple de 4
 - la pile servant à sauvegarder des registres, elle doit être alignée sur des adresses de mots de 32 bits
- La pile doit être alignée sur un double mot (8 octets) aux interfaces
 - lors de l'appel d'une sous-routine
 - nécessaire pour certains mécanismes liés aux exceptions
- pour assurer l'alignement le compilateur va ajouter dans la pile des éléments normalement inutiles

L'activation record/call frame

Du jargon:

- Activation record
- Pile d'appel (Call frame)

L'espace mémoire utilisée par une sous-routine pour la sauvegarde du contexte et ses variables locales.

- Alloué à chaque activation (après l'appel) de la sous-routine.
- Pour les processeurs ARM (et beaucoup d'autres) sur la pile.

L'activation record/call frame

Prologue : code ajouté au début de la fonction pour la sauvegarde de contexte et la *création* de l'activation record.

Épilogue : code ajouté à la fin de la fonction pour la *destruction* de l'activation record et la restauration du contexte et le retour.

Remarque:

Avec **gcc** pour une cible ARM, vous pouvez utiliser l'attribut de fonction **naked** pour qu'ils ne soient pas ajoutés.

L'activation record/call frame

Un frame pointer

Tout n'est pas forcément connu à la compilation!

Par exemple, un tableau local dont la taille dépend d'un argument:

```
int f(){
    int vf0, vf1;
    ...
    vf1 = g(4);
    ...
    vf0 = g(2);
    ...
}
int g(int n){
    int vg;
    int T[n];
    ...
    h(...);
    ...
}
```

Il existe aussi la fonction **alloca** qui permet d'allouer de l'espace sur la pile.

L'activation record/call frame

Un frame pointer

Le pointeur de pile va être modifié et on ne pourra plus retrouver simplement (sans faire de calcul) les éléments dans la pile.


- On peut simplifier les choses en gardant une référence fixe à la frame
 - on garde donc l'adresse du début de la frame dans un registre, le *frame pointer*
 - la convention historique en mode ARM est d'utiliser le registre **r11(fp)**
 - en fonction du contexte on peut utiliser un autre registre¹
 - si une sous-routine utilise un frame pointer, il faudra éventuellement le sauvegarder
- le pointeur de pile pourra avancer et pointera sur la fin de la frame
 - ce qui est connu à la compilation est référencé simplement par rapport à **fp**
 - ce qui dynamique est référencé par rapport à **sp**

¹ En mode Thumb il est plus simple d'utiliser un registre d'index <7

L'activation record/call frame

Un frame pointer

Après l'appel on entre dans le prologue la fonction.




L'activation record/call frame

Un frame pointer

Comme précédemment on sauvegarde les registres et on réserve l'espace pour les variables locales

- **fp** est à sauvegarder puisqu'on le modifie
- l'adresse de retour (car on appelle une sous-routine)

On positionne **sp** à la fin de la frame et **fp** au début.




L'activation record/call frame

Un frame pointer

On fait avancer le pointeur de pile (**sp**) pour allouer l'espace nécessaire au tableau.

On a donc:


- **fp** qui est stable et permet d'accéder aux variables automatiques
 - dans l'exemple **n, vg**
- **sp** qui permet d'accéder aux variables dynamiques sur la pile
 - dans l'exemple **T[i]**



L'activation record/call frame

Un frame pointer

Comme le pointeur de pile a avancé, on est compatible avec le comportement précédent lors de l'appel à une sous-routine.



Les sous-routines

Les conventions d'appels

La pile

Les registres

Arguments et la valeur de retour

Types et alignements

Les exceptions

Les exceptions pour les processeurs ARM

Les exceptions pour les Cortex M

Les registres

Quel rôle?

Sur ARM, il y a 16 registres utilisables par le programmeur. Si on veut de l'interopérabilité, il faut se mettre d'accord sur leur usage:

registre	alias	rôle
r15	pc	compteur programme
r14	lr	adresse de retour (Link register)
r13	sp	pointeur de pile (stack pointer)
r12	ip	Intra-procedure-call register
r11	fp/v8	pointeur de frame (ou registre variable 8)
r10	v7	registre variable 7
r9	v6	registre variable 6
r8	v5	registre variable 5
r7	v4	registre variable 4
r6	v3	registre variable 3
r5	v2	registre variable 2
r4	v1	registre variable 1
r3	a4	argument/registre temporaire 4
r2	a3	argument/registre temporaire 3
r1	a2	argument/résultat/registre temporaire 2
r0	a1	argument/résultat/registre temporaire 1

Les registres

Qui en est responsable?

Qui doit sauvegarder le contenu des registres?

- **L'appelant (caller)**, connaît les registres dont il a besoin, il les sauvegarde tous avant de donner la main à la sous-routine. Il les restaurera au retour de l'appel.
 - Si l'appelé ne s'en sert pas, il les aura sauvegardés pour rien
- **L'appelé (callee)**, connaît les registres qu'il va modifier, il les sauvegarde tous puis les restaure avant de rendre la main.
 - Il les a peut-être sauvegardés pour rien car non utilisés par l'appelant.

Pour les processeurs ARM (et pour la majorité des processeurs RISC) on a "beaucoup" registres internes. On peut se partager la responsabilité des registres entre caller et callee. On n'a ainsi besoin de sauvegarder un registre que si on a utilisé tous *nos registres*.

Les registres

Qui en est responsable?

registre	save
r10/v7	callee
r9/v6	callee
r8/v5	callee
r7/v4	callee
r6/v3	callee
r5/v2	callee
r4/v1	callee
r3/a4	caller
r2/a3	caller
r1/a2	caller
r0/a1	caller

- Les registres temporaires, contenant les arguments peuvent être modifiés par l'appelé (callee),
- si l'appelé a besoin de plus de registres, il doit les sauvegarder avant.

Les registres

Qui en est responsable?

Pour les registres spéciaux:

registre	save
r14/lr	caller
r13/sp	callee
r12/ip	caller
r11/fp	callee

- **lr**: l'appelant (**caller**) le sauvegarde avant d'appeler une sous-routine,
- **sp/fp**: l'appelé (**callee**) les sauvegarde avant de construire sa frame.

Les registres

Stratégies de sauvegarde

- Le code de sauvegarde et de restauration est ajouté:
 - à chaque appel dans le **caller**,
 - une fois au début et à la fin du **callee**.
 - Si on veut optimiser la taille du programme, on favorisera les registres **callee-save**.
- Une procédure terminale (qui n'appelle pas de sous-procédure) favorisera les registres **caller-save**.
- Une procédure non terminale favorisera:
 - les **callee-save** si le contenu des registres est nécessaire après l'appel,
 - les **caller-save** pour le reste.

registre	save
r10/v7	callee
r9/v6	callee
r8/v5	callee
r7/v4	callee
r6/v3	callee
r5/v2	callee
r4/v1	callee
r3/a4	caller
r2/a3	caller
r1/a2	caller
r0/a1	caller

Les sous-routines

Les conventions d'appels

La pile

Les registres

Arguments et la valeur de retour

Types et alignements

Les exceptions

Les exceptions pour les processeurs ARM

Les exceptions pour les Cortex M

Sans trop entrer dans le détail:

- Les 4 premiers arguments s'ils tiennent sur 32 bits utilisent les registres **r0**, **r1**, **r2**, **r3**
- Si l'argument tient sur 64 bits il utilise deux registres consécutifs.
- Au delà, ils sont mis sur la pile (**sp** pointe sur le premier).
 - **l'appelant** doit réserver l'espace nécessaire et y copier les valeur des arguments
 - le contenu appartient à l'appelé
- Pour les tableaux (en C) c'est l'adresse du premier élément qui est passée.
- Les grosses (plus que 128 bits) structures de données sont copiées sur la pile.


Sans trop entrer dans le détail:

- Si le retour tient sur 32 bits on utilise **r0**
- Si le retour tient sur 64 bits on utilise **r0** et **r1**
- Pour les grosses structures de données, l'espace nécessaire sera alloué par l'appelant et un argument supplémentaire sera ajouté pour y passer l'adresse.

L'activation record/call frame

Résumons

- Partage des registres entre caller et callee et convention de sauvegarde
- Organisation de la pile et pointeurs utilisant des registres
- Convention pour les passages d'arguments et des valeurs de retour



Les sous-routines

Les conventions d'appels

La pile

Les registres

Arguments et la valeur de retour

Types et alignements

Les exceptions

Les exceptions pour les processeurs ARM

Les exceptions pour les Cortex M

Les types de bases

Type C	Type ABI	taille (octet)	alignement (adresse)	note
char	unsigned byte	1	quelconque	le char est non signé sur ARM
short	halfword	2	multiple de 2	
int	word	4	multiple de 4	
long	word	4	multiple de 4	différent pour les arch64
long long	double word	8	multiple de 8	
pointeur	data/code pointer	4	multiple de 4	différent pour les arch64

Il existe la même chose pour les nombre en virgule flottante (simple précision (**float**) et double précision (**double**))

L'endianess (ordre des octets en mémoire)

Comme le plus petit élément adressable est l'octet, il faut se mettre d'accord sur l'ordre des octets pour les type plus grands.

Little-Endian

	3	2	1	0	
0x10	b19	b18	b17	b16	
0x0C	w13	w12	w11	w10	w1 @0x0C
0x08	s11	s10	s01	s00	s0 @0x08
0x04	w03	w02	w01	w00	w0 @0x04
0x00	b3	b2	b1	b0	b0 @0x00

Big-Endian

	0	1	2	3	
0x00	b0	b1	b2	b3	b3 @0x03
0x04	w03	w02	w01	w00	w0 @0x04
0x08	s01	s00	s11	s10	s1 @0x0A
0x0C	w13	w12	w11	w10	w1 @0x0C
0x10	b16	b17	b18	b19	

L'octet de poids faible d'un mot est à l'adresse de **poids faible**.

L'octet de poids faible d'un mot est à l'adresse de **poids fort**.

- Pour les processeurs ARM le défaut est **little-endian**
- En fonction des architectures, il y a la possibilité de changer l'endianess pour **l'accès aux données**.

Tableaux et structures

Composite types

Les tableaux (*Arrays*)

- Le même alignement que le type des éléments du tableau
- La taille égale à la taille du type des éléments fois le nombre d'éléments
 - pas de trous
 - adresses successives pour les éléments

Les structures packée ou les bits fields sont interdits aux interfaces (appels de fonctions d'une bibliothèque par exemple).

Les structures

- L'alignement doit être celui du type le plus contraint
- La taille doit être multiple de cet alignement
 - on peut avoir des trous
 - adresses successives pour les éléments

Les sous-routines

Les conventions d'appels

- La pile

- Les registres

- Arguments et la valeur de retour

- Types et alignements

Les exceptions

- Les exceptions pour les processeurs ARM

- Les exceptions pour les Cortex M

interruptions/exceptions

- Les exceptions sont un mécanisme qui permet **d'interrompre** le programme en cours et d'exécuter une routine (handler) indépendante.
- On va parler d'interruption, quand c'est un évènement intentionnel pour lequel on doit réagir.
 - Souvent cet évènement est provoqué par une source extérieure au processeur.
 - Après avoir réagi à l'interruption on retourne au programme principal
- Alors qu'on parle d'exception quand c'est un évènement imprévu (une erreur par exemple) qui empêche la poursuite du programme.
 - Souvent on doit remédier à l'erreur et on ne revient pas dans l'état initial


interruptions/exceptions

Par exemple

- une interruption générée par un périphérique
 - un timer qui génère une interruption à intervalles réguliers
 - une unité de communication qui génère une interruption à la réception d'un message
- une instruction qui permet de générer une interruption de façon logicielle
 - ce qui permet de déclencher des mécanismes gérés par un moniteur ou un système d'exploitation
- une exception due une la division par zéro
- un accès interdit en mémoire
 - alignement non respecté
 - rien à cette adresse
 - zone protégée
 - ...


interruptions/exceptions

1. Un évènement survient durant l'exécution




interruptions/exceptions

1. Un évènement survient durant l'exécution
2. On arrête l'exécution du programme
 - on change éventuellement de mode




interruptions/exceptions

1. Un évènement survient durant l'exécution
2. On arrête l'exécution du programme
 - on change éventuellement de mode
3. On sauvegarde le contexte
 - on identifie l'origine de l'exception




interruptions/exceptions

1. Un évènement survient durant l'exécution
2. On arrête l'exécution du programme
 - on change éventuellement de mode
3. On sauvegarde le contexte
 - on identifie l'origine de l'exception
4. On sert l'interruption (*handle*)




interruptions/exceptions

1. Un évènement survient durant l'exécution
2. On arrête l'exécution du programme
 - on change éventuellement de mode
3. On sauvegarde le contexte
 - on identifie l'origine de l'exception
4. On sert l'interruption (*handle*)
5. On restaure le contexte



interruptions/exceptions

1. Un évènement survient durant l'exécution
2. On arrête l'exécution du programme
 - on change éventuellement de mode
3. On sauvegarde le contexte
 - on identifie l'origine de l'exception
4. On sert l'interruption (*handle*)
5. On restaure le contexte
6. On redonne la main au programme
 - on repasse dans le mode d'origine



Les sous-routines

Les conventions d'appels

La pile

Les registres

Arguments et la valeur de retour

Types et alignements

Les exceptions

Les exceptions pour les processeurs ARM

Les exceptions pour les Cortex M

Exception ARM

ARM historiques, Cortex-A et Cortex-R

- L'architecture définit un nombre fixe de sources d'exceptions
- Les interruptions sont mises en commun
 - la différenciation se fait de façon logicielle

Exception	source
Reset	Remise à zéro du processeur
Undefined	Instruction non définie
Supervisor Call	Interruption logicielle (svc)
Prefetch Abort	Erreur d'accès aux instructions
Data Abort	Erreur d'accès aux données
IRQ interrupt	Interruption HW
FIQ interrupt	Interruption <i>rapide</i>

Exception ARM

ARM historiques, Cortex-A et Cortex-R

- En cas d'exception, le processeur **change de mode et exécute** une instruction de la table des vecteurs
 - Chaque case de la table ne peut contenir **qu'une seule instruction**
 - souvent un **branchement** vers un *handler* plus complet
- La table se trouve à une adresse prédéfinie
 - souvent en **0x00000000** et/ou **0xFFFF0000**

Offset	vector
0x00	Reset
0x04	Undefined
0x08	Supervisor Call
0x0C	Prefetch Abort
0x10	Data Abort
0x14	Hyper. trap if supported
0x18	IRQ interrupt
0x1C	FIQ interrupt

Exception ARM

ARM historiques, Cortex-A et Cortex-R


- En fonction de l'exception quelques registres sont sauvegardés en interne du processeur
 - Au moins **cpsr** (dans **spsr**), **pc** et **sp**
- Tout autre sauvegarde de contexte doit être faite de façon logicielle
 - avant même de pouvoir appeler une fonction C
- Le retour d'une exception nécessite une instruction particulière (**ERET**, **MOVS**, **LDR**)
 - ce n'est pas le retour standard d'une fonction C
 - permet de restaurer mode et **cpsr**

User/Syst.	Superv.	FIQ	IRQ	Abort	Undef
r ₀					
r ₁					
r ₂					
r ₃					
r ₄					
r ₅					
r ₆					
r ₇					
r ₈	r ₈	r ₈ iq	r ₈	r ₈	r ₈
r ₉	r ₉	r ₉ iq	r ₉	r ₉	r ₉
r ₁₀	r ₁₀	r ₁₀ iq	r ₁₀	r ₁₀	r ₁₀
r ₁₁	r ₁₁	r ₁₁ iq	r ₁₁	r ₁₁	r ₁₁
r ₁₂	r ₁₂	r ₁₂ iq	r ₁₂	r ₁₂	r ₁₂
r ₁₃ (sp)	r ₁₃ svc	r ₁₃ iq	r ₁₃ iq	r ₁₃ abt	r ₁₃ und
r ₁₄ (lr)	r ₁₄ svc	r ₁₄ iq	r ₁₄ iq	r ₁₄ abt	r ₁₄ und
r ₁₅ (pc)					

Exception ARM

ARM historiques, Cortex-A et Cortex-R

- En fonction de l'exception quelques registres sont sauvegardés en interne du processeur
 - Au moins **cpsr** (dans **spsr**), **pc** et **sp**
- Tout autre sauvegarde de contexte doit être faite de façon logicielle
 - avant même de pouvoir appeler une fonction C
- Le retour d'une exception nécessite une instruction particulière (**ERET**, **MOVS**, **LDR**)
 - ce n'est pas le retour standard d'une fonction C
 - permet de restaurer mode et **cpsr**



Les sous-routines

Les conventions d'appels

La pile

Les registres

Arguments et la valeur de retour

Types et alignements

Les exceptions

Les exceptions pour les processeurs ARM

Les exceptions pour les Cortex M



Exceptions sur les Cortex-M

Architecture ARMv6m et ARMv7m

Le fonctionnement des exceptions pour les Cortex-M a été entièrement revu pour:

- simplifier la gestion des exceptions par les programmeurs
 - en gérant certains aspects matériellement,
- garantir l'interopérabilité
 - en supprimant la nécessité d'écrire du code ad hoc pour la sauvegarde et la restauration de contexte,
- permettre de gérer un grand nombre d'interruptions,
 - utile dans un contexte micro-contrôleur,
 - avec sauvegarde et la restauration de contexte
 - et gestion des priorités.

Exceptions sur les Cortex-M

Architecture ARMv6m et ARMv7m

- plus de granularité permet d'identifier plus simplement la source de l'exception
- les interruptions sont différenciées
- en fonction de l'implémentation on peut avoir jusqu'à 256 interruptions

Num	Exception	source
1	Reset	Remise à zéro du processeur
2	NMI	Interruption non masquable
3	HardFault	Une erreur...
4	MemManage	Accès en mémoire interdit
5	BusFault	Autres erreurs d'accès
6	UsageFault	Instruction non définie ou mal utilisée
7-10	Réservés	...
11	SVCall	Supervisor Call SVC
12	DebugMonitor	Pour le débogueur
13	Réservé	...
14	PendSV	Changement de contexte asynchrone
15	SysTick	Interruption du timer interne
16	Ext. Interrupt 0	Ext. Inter. 0
...
16+N	Ext. Interrupt 0	Ext. Inter. N

Exceptions sur les Cortex-M

Architecture ARMv6m et ARMv7m

Table des vecteurs

- Contient l'**adresse** des handlers
 - plus besoin d'instruction de branchement.
- Par défaut à l'adresse **0x00000000**
 - Le registre **VTOR** (*Vector Table Origin*) permet de changer l'adresse de base
- La case **0** contient la valeur de **sp** chargée au reset

Offset	Exception
0x00	sp au reset
0x04	Reset
0x08	NMI
0x0C	HardFault
0x10	MemManage
0x14	BusFault
0x18	UsageFault
...	...
0x2C	SVCcall
0x30	DebugMonitor
...	...
0x38	PendSV
0x3C	SysTick
0x40	Ext. Interrupt 0
...	...

Exceptions sur les Cortex-M

Architecture ARMv6m et ARMv7m

Exemple de déclaration des handlers en C:

Table des vecteurs

- Déclarer les handlers comme des fonctions C standards
- Une table de handlers comme une table de pointeurs de fonctions

```
extern unsigned int _stack;
void init();
void NMI_Handler();
void HardFault_Handler();
...
void IRQ0_Handler();
...


void* vectors[] = {
    (void*)&_stack      , // initial stack pointer
    init                , // 1  init is called after reset
    NMI_Handler        , // 2  NMI
    HardFault_Handler  , // 3  Hard Fault
    ...
    IRQ0_Handler       , // 16 IRQ0
    ...
}
```

Si les handlers sont des fonctions en ASM, il faut **respecter les conventions d'appel**.

Exceptions sur les Cortex-M

Architecture ARMv6m et ARMv7m

1. Un évènement déclenche l'exception




Exceptions sur les Cortex-M

Architecture ARMv6m et ARMv7m

1. Un évènement déclenche l'exception
2. Sauvegarde automatique du contexte sur la pile (l'alignement est conservé)

reg. xPSR
Adresse de retour
reg. lr(r14)
reg. r12
reg. r3
reg. r2
reg. r1
reg. r0


dans le programme principal



Exceptions sur les Cortex-M

Architecture ARMv6m et ARMv7m


1. Un évènement déclenche l'exception
2. Sauvegarde automatique du contexte sur la pile (l'alignement est conservé)
 - fait par le matériel
 - **sp** est décrémenté
 - le contenu de **lr** est remplacé par une valeur spéciale



Exceptions sur les Cortex-M

Architecture ARMv6m et ARMv7m


1. Un évènement déclenche l'exception
2. Sauvegarde automatique du contexte sur la pile (l'alignement est conservé)
 - fait par le matériel
 - **sp** est décrémenté
 - le contenu de **lr** est remplacé par une valeur spéciale
3. charge le **pc** avec l'adresse du handler
 - qui se trouve à **VTOR + 4 × ID**



Exceptions sur les Cortex-M

Architecture ARMv6m et ARMv7m


1. Un évènement déclenche l'exception
2. Sauvegarde automatique du contexte sur la pile (l'alignement est conservé)
 - fait par le matériel
 - **sp** est décrémenté
 - le contenu de **lr** est remplacé par une valeur spéciale
3. charge le **pc** avec l'adresse du handler
 - qui se trouve à **VTOR + 4 × ID**
4. Le retour du handler est détecté en identifiant la valeur spéciale de **lr**



Exceptions sur les Cortex-M

Architecture ARMv6m et ARMv7m

1. Un évènement déclenche l'exception
2. Sauvegarde automatique du contexte sur la pile (l'alignement est conservé)
 - fait par le matériel
 - **sp** est décrémenté
 - le contenu de **lr** est remplacé par une valeur spéciale
3. charge le **pc** avec l'adresse du handler
 - qui se trouve à **VTOR + 4 × ID**
4. Le retour du handler est détecté en identifiant la valeur spéciale de **lr**
5. Le contexte est restauré à partir de la pile et on retourne au programme d'origine





Exceptions sur les Cortex-M

Architecture ARMv6m et ARMv7m

Plus?

- **NVIC:** *Nested Vectored Interrupt Controller*
 - Pour la gestion automatique des interruptions imbriquées et des priorités
- ARMv7-M Architecture Reference Manual [[Lien vers le site d'ARM](#)]